TSMC представляет 3-нм дорожную карту FinFlex Blitz и говорит о повышении производительности на 2-нм техпроцессе

TSMC 3 нм FinFlex
TSMC раскрыла некоторые ключевые подробности о своих будущих узлах на Североамериканском технологическом симпозиуме 2022 года, в том числе о своей дорожной карте по 3-нанометровому техпроцессу и о том, что ждет его 2-нанометровый процесс. Помимо технических деталей, во всем этом интересно то, что TSMC, так сказать, переходит в наступление в отношении своих технологических процессов.
За последний год или около того много внимания уделялось производству чипов. И Intel, и TSMC объявили о крупных инвестициях в новые и модернизированные производственные площадки, поскольку спрос на полупроводники резко вырос. В сочетании с проблемами, связанными с пандемией и другими факторами, отрасль в целом борется с нехваткой чипов, которая присутствует на рынке практически во всех сферах, включая игровые приставки и ключевые компоненты умных автомобилей.
Так что в этом отношении TSMC, похоже, прогибается, и на то есть веская причина — у нее много работы. В частности, TSMC готовит не менее пяти 3-нм техпроцессов (N3, N3E, N3P, N3S и N3X) в течение следующих трех лет, и все они основаны на «революционной» технологии FinFlex.

Технология FinFlex от TSMC обеспечивает лучшую гибкость дизайна

Слайд TSMC FinFlex
Согласно TSMC, FinFlex обеспечивает большую гибкость конструкции и облегчает разработчикам микросхем тонкую настройку производительности и энергопотребления, сбалансированную с ценой, при этом максимально увеличивая плотность транзисторов. Это особенно важно, поскольку рынок в целом охватывает гибридные конструкции ЦП.
«Инновация TSMC FinFlex предлагает выбор различных стандартных ячеек с конфигурацией 3-2 ребра для максимальной производительности, конфигурацией 2-1 ребра для наилучшей энергоэффективности и плотности транзисторов, а также конфигурацией 2-2 ребра, обеспечивающей баланс между двумя для максимальной производительности. Эффективная производительность», — объясняет TSMC.
Схема TSMC FinFlex
На изображении выше показан пример компоновки N3, где разработчик микросхемы может выбрать идеальную конфигурацию плавников для каждого функционального блока на микросхеме. 3-2 Fin обеспечивает самые высокие тактовые частоты и лучшую производительность; расположение 2-2 ребра обеспечивает баланс между производительностью, энергоэффективностью и плотностью; а ребро 2-1 обеспечивает наименьшее энергопотребление с наименьшими утечками и наибольшей плотностью пучка.
Обратите внимание, что FinFlex не заменяет настроенные узлы и специализированные библиотеки, но это еще один способ, с помощью которого разработчики микросхем могут настраивать свои конструкции в зависимости от своих целей в области мощности, производительности и стоимости.

TSMC рассчитывает на 2 нанометра (2N) в 2025 году

Дорожная карта TSMC
Помимо надежной дорожной карты 3N FinFlex , TSMC также рассказала о своей технологии N2. Как показано на дорожной карте выше, производство N2 планируется начать в 2025 году, примерно в то же время, что и его пятый узел 3N (N3X). N2 также станет первым узлом TSMC, в котором будут использоваться полевые транзисторы со сквозным затвором на основе нанолистов (GAAFET).
Другое технологическое нововведение в N2 — задняя шина питания. Это идет рука об руку с GAAFET для улучшения предложения производительности на ватт.
Слайд TSMC N2
TSMC утверждает, что ее технология N2 обеспечит повышение скорости на 10-15 процентов при той же мощности по сравнению с N3E или снижение мощности на 25-30 процентов при той же скорости. Это, по мнению TSMC, откроет новую эру эффективной работы.
«N2 будет иметь архитектуру транзисторов с нанолистами, чтобы обеспечить улучшение производительности и энергоэффективности всего узла, что позволит клиентам TSMC предлагать инновационные продукты следующего поколения. Технологическая платформа N2 включает в себя высокопроизводительный вариант в дополнение к базовой версии для мобильных вычислений, как а также комплексные решения для интеграции чипсетов», — говорит TSMC.
Интересно, что увеличение плотности транзисторов составит около 10 процентов по сравнению с N3E. Это не ошеломительно, и N3S может сократить разрыв, хотя и на другом техпроцессе. Это может привести к некоторым интересным решениям по дизайну чипов в будущем.
Если все пойдет по плану, TSMC начнет рискованное производство узла 2N в конце 2024 года, а коммерческие продукты появятся во второй половине 2025 года.

Источник (англ.)

Поставить оценку
Кофебрейкер | Интернет-журнал